基于自适应TIADC的频谱模块设计

摘 要： 通过对时间交替采样(Time-interleaved ADC，TIADC)理论和下变频快速傅里叶(Fast Fourier Transform，FFT)的研究，提出一种复用FFT结构的自适应TIADC频谱分析设计方案。该方案首先通过四通道ADC进行时间交替高速采样，并采用频域互谱法估计时延误差，利用Farrow滤波器进行自适应校正；然后对采样数据作下变频处理，并复用FFT模块，实现高速采样的频谱分析；最后通过FPGA实验验证，证明自适应TIADC的频谱模块设计不仅能准确反映采集信号频谱信息，而且硬件资源开销相对减小。

0 引言

随着电子信息技术的迅速发展，数字化系统应用越来越广泛，频谱分析仪成为电子信息频域分析的重要工具。积极研制性能优异、低成本和高速的频谱分析模块是数字化频谱分析的发展方向[1]。单片ADC的高采样率可实现频谱的快速分析，但高速ADC芯片相对昂贵，在生产成本上投入较大。为了实现低成本、高速模块化的频谱模块设计，在传统采样技术上引入TIADC采样技术。TIADC采样技术由单通道ADC决定采样精度，多通道时间交替采样实现高采样速度，在采样精度和转换速率方面都表现出显著优势。

TIADC能提高采样率，可以处理高中频信号，增大频谱分析的频宽。由于芯片工艺水平的差异使多片ADC之间的时间失配误差对数据采集的影响显著[2]，而且宽频带谱线分析需要存储大量的采集数据，不仅增加了运算量，还降低了实时性。文献[3]中提出了基于交替采样的频谱模块设计，但未对时延误差进行有效校正；文献[4]提出了一种时域自相关的时延误差自适应校正方法，但运算复杂。鉴此，本文基于TIADC采样和数字下变频技术，提出一种复用FFT模块估计时延误差和计算频率量的频谱分析模块设计。

1 原理分析

1.1 TIADC采样原理分析

多通道ADC组成时间交替采样电路，设通道数为N，采样周期为TS，采样率为fS，相邻采样通道的采样时钟相位差为2π/N。定义输入模拟信号x(t)，m是采样序列号，则经过N通道采样后的序列为：

xn(mTS)=x(mNTS+nTS) n=0，1，…，N-1(1)

取N=4，以四通道时间交替数据采集为例，四路单片ADC构成的TIADC采样工作原理如图1所示。

从图1可知，CLK0是第一通道采样时钟，并将其作为时基参考，则CLK1、CLK2和CLK3相位差分别为90°、180°和270°，而TIADC时钟为CLK0的四倍频，且相位差为0°。四通道ADC在TIADC时钟上升沿时，将采样数据按序拼接输出，从而提高信号的采样率。

1.2 下变频FFT原理分析

数字下变频是一种谱线的搬移，使输入信号从某一频率搬移至零频附近[5]。设采样频率fS，本振信号频率fI，正交采样的下变频原理如图2所示。

从图2可知，输入信号在采样频率fS进行采样，采样输出频谱具有周期性，其频谱周期为fS，频谱分析时，只需保留单个周期内的频率分量。采样输出信号与正交信号相乘，将中频率分量fI搬移至零频处。下变频后的信号通过加窗滤波器处理，滤波带宽为B，滤除干扰谱线，再作FFT运算。

2 FFT模块的结构复用设计

通过对TIADC数据采集和数字下变频FFT的理论分析，提出一种复用FFT模块的自适应TIADC频谱分析模块设计。TIADC多通道间的时延误差采用频域互谱法，而信号的频谱分析同样需要作FFT运算处理，为提高FFT模块的使用率，设计FFT模块的结构复用。

2.1 FFT频域时延估计

相邻通道的采样信号实为同一信号的时移函数，具有较强的自相关性[6]。通道间相关函数的最大值位置对应着时延值。为提高峰值的分辨率，采用相关峰的互谱插值方法来实现。频域时延估计框图如图3所示。

以第一通道采样序列x1(n)为参考基，分别计算与其它各通道采样序列xi(n)的相关函数。设计先将采样序列x1(n)和x2(n)缓存N个点，再分别作长度为2N的FFT运算，运算长度不足自动补零，通过频域补零可以提高相关函数峰值在时域的分辨率。x1(n)和x2(n)作FFT得到频谱X1(k)和X2(k)，则相关函数的频谱R(k)为：

互谱插值将相关函数的频谱在频域上作伸展，而逆变换的时域波形不会发生改变，也不会带来新的误差。根据互谱插值算法，在互谱序列之间插入零值，进行频域扩展。取N1≥2N，则扩展后的互谱序列为：

通过插值得到的扩展序列再作IFFT运算，得到相关函数新的采样序列r′(k)，新序列的采样率相对于原来的提高了N1/2N倍。最后搜索相关函数的最大值，确定其时间位置，从而得到时延估计值。

2.2 FFT模块频谱分析

信号频谱分析的分辨率不仅取决于采样率，还与FFT运算点数的大小有关。计算频谱的点数越大，频谱分析的分辨率越高，而在一个固定的高采样率下，增大采样点数就需增加存储空间和加大FFT运算的难度。数字下变频FFT实现框图如图4所示。

由图4可知，数字下变频FFT整个过程可分为数字下变频和FFT运算。假设整个频带中频率为fI，在频宽为B的范围进行FFT分析：以fS进行采样得到N点序列x(n)，再与数字本振频率信号相混频，获得I/Q两路信号[7]。由此实现输入信号x(n)频谱X(k)平移fI，原信号中频率fI的分量移至零频处。再用带宽为B的抽取滤波器对下变频后信号进行D倍抽取。

数字下变频后得到I/Q两路信号，通过加窗滤波器处理，输出为fI±B/2内的频率点数，再作FFT运算，运算点数减少D倍，而频谱分析效果不受影响。FFT输出值对应每个频率点，取模后即得到信号的频谱。数字下变频FFT能实现信号频谱的低存储量和低运算量，极大地提高了频谱分析的实时性。

2.3 FFT模块复用

时延估计电路和频谱计算都采用FFT模块实现，分立使用FFT模块造成硬件开销很大。为了提高FFT模块在设计中的利用率，减少硬件的资源浪费，通过简单的逻辑控制对两处FFT模块使用结构进行优化，以实现FFT模块的复用。FFT模块复用设计如图5所示。

为了实现输入信号快速的、实时的频谱分析，FFT工作在高时钟下。四路ADC采样数据与加窗滤波后的数据速率并不相同，所以在作FFT运算前需要作跨时域处理，以匹配写入和读出的速率。设通道间相关函数点数为N，由互谱插值算法，FFT作长度为2N运算。由于各通道采集进来的数据是实时的，以采样N点所需时间为完成一次复用所需时间。计算FFT复用的总周期数，再允以一定的逻辑操作时间，可以确定最小的FFT模块工作频率。跨时域的输入和输出速率确定后，可以定制异步FIFO的最小深度，合理利用资源。

数据先通过FIFO缓存，再由二选一选择器完成FFT模块的选通。一组数据的装载起始信号和另一组数据完成标志信号共同作为本组数据的选通使能信号。通过逻辑模块的控制，完成FFT模块的复用设计。

3 系统框架及FPGA实现设计

3.1 TIADC频谱分析框架

频谱模块主要由四通道ADC和FFT模块的复用电路组成。基于TIADC采样的频谱分析框架如图6所示。

四通道ADC组成频谱分析的采样电路，实现输入信号的交错采样。设计采用频域互谱和Farrow滤波器组成频谱分析的自适应校正电路，以FFT模块为基础计算通道间采样序列的互谱，用IFFT计算互谱的相关函数进而得到时延估计值，并结合Farrow结构分数延迟滤波器完成TIADC采样数据的自适应校正；校正后的四路ADC数据有序拼接，得到高速数据，再经过数字下变频处理后作FFT运算，从而得到信号的频谱图。数字下变频减少数据的存储量和频谱分析运算量，从而可提高频谱分析的实时性。设计通过逻辑控制模块，实现采样数据拼接和FFT模块复用，从而优化设计结构，完成信号的频谱分析。

3.2 TIADC频谱分析的FPGA实现

TIADC频谱分析模块主要包括四路ADC外采样电路和信号处理电路。信号的频谱分析电路采用FPGA实现，主要由ADC控制模块、时延误差校正模块、数字下变频模块和FFT模块组成。下面重点介绍FFT模块和时延校正模块的Farrow滤波器实现。

3.2.1 FFT模块实现

FFT利用离散傅里叶变换旋转因子的周期性和对称性来减少运算量。设计采用Xilinx自带的IP核，以达到简化设计目的。FFT的IP核最高时钟频率达550 MHz，最高吞吐率达到550 MS/s，最大转换长度点65 536。在逻辑资源使用和转换速度选择中，FFT的IP核提供4种运算结构，能够满足各种设计需求。

由于FFT的复用结构设计，需要对输入和输出数据作载入或存储处理，因此设计选用基2的Burst I/O结构。基2结构使用逻辑资源较少，提供数据的导入/导出处理阶段，有利于分段复用设计。FFT的IP核为快速傅里叶变换提供了性能良好的结构设计，方便实现。

3.2.2 Farrow滤波器实现

通过互谱插值实现时延估计，确定时延误差，其相对于采样周期Ts，大小为采样周期的分数倍。设计采用分数延迟滤波器对时间误差进行校正。基于Farrow结构的分数延迟滤波器采用延时量d的P阶多项式来近似分数延时滤波器的系数，其传输函数H(z，d)为：

Farrow结构的分数延迟滤波器可分解为多个固定系数的FIR滤波器。利用MATLAB计算各个FIR滤波系数，取阶数L为12，归一化带宽0.75。Farrow滤波器的幅频特性如图7(a)所示，其硬件实现如图7(b)所示。

Farrow滤波器无需因误差值变化而改变子滤波系数，可由4个直接型FIR滤波器、3个乘法器和3个加法器实现，硬件结构简单，其中直接型FIR滤波器由FPGA的IP核完成，可减少硬件资源开销。

4 实验与分析

本设计采用4片AD7980芯片构成四通道时间交替采集电路。每个芯片的吞吐速率为1 MS/s，四通道拼接可达4 MS/s。核心逻辑控制采用Xilinx FPGA，型号XC6SLX45-2CSG324。采用ISE13.1进行逻辑综合分析，一个FFT模块综合约消耗资源32个XtremeDSP和9 KB RAM，复用FFT结构，大大地降低了资源的开销。

由标准信号源输出单频12 kHz，幅度为1 V(峰峰值)，偏移量为直流1 V的正弦波。单通道采样率为600 kS/s，进行TIADC采样，再作FFT的频谱分析，使用Xilinx内置开发工具ChipScope进行在线调试， TIADC的采样率为2.4 MS/s，频谱分析点数为1 024。频谱测量如图8所示。

由图8(a)和8(b)可知，其频谱的实部和虚部在两处取得峰值，第一处峰值为信号的直流分量，第二处取得峰值是信号的频率量。图8(c)为FFT序列的时序图，实部与虚部同时取得最大值。由于ChipScope抓取的数据量大，数字形式不够直观，所以将FFT序列保存为.ASCII类型文件，保留有效频率分量，通过MATLAB观察频谱波形如图8(d)所示，在零频处取得直流分量，在11.72 kHz处取得频率分量,在误差允许范围内，得到正确的信号频谱图。

为验证TIADC频谱模块的工作稳定性，并分析其频谱分析性能，实验分别给16组信号单频正弦波作频谱分析，其输入信号频率和频谱分析频率如表1所示。

表1给出实验组输入信号的频谱分析结果及其相对误差。TIADC频谱分析模块工作采样率为2.4 MS/s，频谱分辨率为2.343 kHz，分析最大频率为1.2 MHz。由表中测试结果可知，输入信号频率低于8 kHz，相对误差大于10%，测量结果准确；输入信号频率在12 kHz～64 kHz之间，相对误差约为2%，测量值与实际值吻合较好；其他组频谱测量的结果相对在1%以下，测量值更精确。从实验测试结果可知，TIADC频谱分析模块工作稳定，正确地反映出了输入信号的频谱信息。

5 结论

本文所提出时间交替频谱模块采用模块化设计，设计算法易在FPGA中实现。四通道采样时间误差采用相关函数互谱插值，其估计精度有更好的抗噪声能力，Farrow结构分数延迟滤波器进行校正，其滤波系数无需因估计值不同而变化；数字下变频实现高分辨率的频谱分析而又不增加存储难度和运算量；FFT模块的复用结构优化，大大减少硬件开销。实验证明，所设计的TIADC频谱分析系统不仅能准确分析输入信号的频谱信息，提高了信号频谱分析的频宽，而且节约了硬件资源开销。TIADC频谱模块设计为实现高频宽、高分辨率的频谱分析提供了有效的技术支持。

参考文献

[1] GOLYANDINA N，KOROBEYNIKOV A.Basic singular spec-trum analysis and forecasting with R[J].Computational Statistics and Data Analysis，2013，71(1)：934-954.

[2] 杨扩军，田书林.基于TIADC的20 GS/s高速数据采集系统[J].仪器仪表学报，2014，35(4)：841-849.

[3] 郭金龙，黎恒，何明建.基于交替采样的频谱分析模块设计[J].国外电子测量技术，2012，31(3)：48-50.

[4] 秦国杰，刘国满，高梅国，等.一种时间交替ADC时间失配误差自适应校正方法[J].仪器仪表学报，2013，34(12)：2730-2735.

[5] Huang Yuekai，IP E，Wang Zhenxing et al.Transmission of spectral efficient super-channels using all-optical OFDM and digital coherent receiver technologies[J].Computational Statistics and Data Analysis，2013，71(1)：934-954.

[6] 马晓红，陆晓燕，殷福亮.改进的互功率谱相位时延估计方法[J].电子与信息学报，2004，26(1)：53-59.

[7] 杨力生，韩庆文，杨士中.数字下变频及其频谱分析[J].信息与电子工程，2005，3(2)：153-160.