大规模数模混合电路建模验证分析:理论,方法,工具
moboyou 2025-05-03 13:50 37 浏览
作者: JoyShockley(胡诣哲) 本文为作者为EETOP Analog IC设计板块版主
仔细看过几篇Kundert, K H的关于这方面的论文,我感觉这个还是很重要的。
一般公司如果没有人做这一块,会要求设计师直接作出他电路的行为级模型,用来和数字组进行混合仿真。
建模是一件不容易的工作,你如何证明你的建模能够准确反映出你的模拟电路的特性?
Kundert, K H [1]提出的观点为:
1. 用Verilog-AMS 写出Testbench 去测试你的模拟电路,self-check。
如:验证一个VGA,如果有64组控制字,Verilog-AMS 的Testbench要去完整验证每一组控制字,做到self-check。
2. 写出你模拟电路的行为级模型,做到pin-accurate(尝试用行为级模型代表单个模拟电路版图后仿结果),让这个行为级模型能够通过第 一步中你的testbench。
注:电路级模型,基本是没有办法和数字组做联合仿真的,这个仿真时间可能是数以星期记。
3. 将这个模型提供给数字组,进行混合仿真。或者提供给你其他部分电路用。
4. 如果仿真速度仍然很慢,尝试用Verilog建立你模拟电路的行为级模型 (见[2], [3])。
文献[4] 给出了在Virtuoso (IC616)环境下,如何应用Verilog-AMS语言中的 wreal 数据类型 和 Verilog-2005,建立event-driven的模拟电路模型,极大提高仿真速度(1000倍以上)。
(注:Verilog-2005,内部支持real数据类型,但port不支持,需要通过 $realtobits 和 $bitstoreal 两个函数来在不同module间传递real数据,而在Verilog-AMS和SystemVerilog-2012,可以直接传递real数据,前者引入了一中新的数据类型wreal,means wire real)
在Verilog-AMS中,我们可以用analog begin...end来建立模拟模型(如:Verilog-A中一样),但这种建模方式仿真时,AMS Designer Simulator会调用模拟解法器来求解电路,而采用wreal 数据类型的event-driven建模方式,这样 无论你的模拟电路和数字电路,AMS Designer Simulator都只会调用数字接法器,而大大提高功能级的验证速度。各个建模方式的性能和仿真速度,如下图:
event-driven的方式建模模拟电路模型,最早见于上世纪80年代末,当时还未有好的模拟电路建模语言,随着Verilog-A和Verilog-AMS的出现,人们开始用模拟电路语言来建立模型,但又随着数模混合电路规模越来越大,Verilog-A + Verilog的建模方式的仿真时间,越来越大,使得设计周期加大。于是,又开始重新研究event-Driven的建模方式。
目前,最新的成果[6],是利用一个时间离散点的值和这点的斜率,来近似这个点和这个点到下一个离散点之间的信息(Piece-wise Linear),而之前时间离散点之间的信息用上一个离散点的值表示(零阶保持),(Piece-wise constant)。
因为SystemVerilog提供结构体数据变量,我们可以用值和它的斜率构成一个新的变量,用这个变量来描述模拟信号。更为精确的event-Driven的建模方式,需要在SystemVerilog中实现。
5. 全Verilog级的数模混合仿真,或者Verilog-AMS+Verilog的数模混合仿真
真实案例:
Min, H 给我们上课时,讲过一个他们公司草创期的一个真实案例,就是开始时没有模拟电路的行为级模型提供给数字组进行混仿,而又不可能拿电路级的去仿真,最后流片结果出错,功能级不对,误码率偏高。然后,写了模拟电路的行为级模型(Verilog-AMS)给数字组,在仿真阶段就发现了这个误码率高的原因,给解决了。
我目前的科研项目中,就是一个比较大数模混合电路,直接开电路级混合仿真,需要好几天,直接被我放弃,准备写模型试试。
不知道大家怎么看,这个Analog 建模的方面。
参考(点击文末阅读原文可下载参考资料)
[1] DCAS-2007, Kundert, K S, “Verification of Complex Analog Integrated Circuits”
[2] ECCTD-2013, Wegener, C (from Dialog Semiconductor), "Method of modeling analog circuits in Verilog for Mixed-Signal design Simulaitons"
[3] Forum on specification & Design Languages - 2014, Sabiro, S G (from Mentor Graphics), "Event-Driven (RN) Modeling for AMS Circuits"
[4] Cadence, Verilog-AMS Real Valued Modeling Guide - 2013
[5] TCAS-I-2014,Liao, S (from Stanford), "A Verilog Piecewise-Linear Analog Behavior Model for Mixed-Signal Validation"
[6] Cadence-2015, "Workshop for AMS Designer in Virtuoso"
网友互动摘录:
kwankwaner:
我觉得行为模型在系统级仿真中既重要又方便,主要是验证架构、算法、指标等等。至于做数模混仿我到觉得没必要这么复杂,实际上数模相接的地方只有信号、电源和时钟,这些完全都可以用一个描述清楚的源来代替。Q公司其实只要用Matlab建模就够了,双方把接口指标定义清楚就无需混仿。
作者答复:
Simulink建模确实最快最方便
- z-domain和s-domain可以放在一起仿真,采用ZOH连接
- 支持ModeSim - Simulink 和 Virtuoso - Simulink混合仿真
- 一直在推广它内含的HDL-Coder,和HDL-Verifier。前者描述算法状态机非常不方便,后者主要是用Simulink搭建仿真平台去测试你的 Verilog。
MATLAB也在推它的混合信号仿真流程,以前做过一些调研,分享给大家
2014 3 7 AMS Design Flow using MATLAB.pdf
我问的一个QCOM的一个工程师,他说他们用Verilog-A挺多的,哈哈
但我感觉Verilog-AMS应该以后会用的越来越多。
angelaboy:
verillog-A and verilog-AMS都应该学习掌握吧!
作者答复:
Verilog-AMS 支持 Verilog-2005所有特性,同时支持模拟建模所有特性。 Verilog-A中不支持Verilog的语法。
Verilog-AMS最新标准是2014年6月发布的。
Verillog-A已经不更新了吧?
关于ADPLL行为级建模,采用Verilog-AMS,实际上仍然较慢。
25us仿真,Cadence AMS Designer,消耗我2.5小时;由于FMCW应用,我的仿真时间大约需要10ms左右。
采用全Verilog建模方式,1ms仿真时间,消耗2分钟。
采用Simulink最快,但Simulink的建模层次最高,不利于挑出混合信号IC中的需要综合部分的Verilog的错误。
因此,采用全Verilog方式,完成ADPLL建模,才是一个不错的方案。
在一楼,分享了两篇Verilog 对模拟电路建模的文章,希望大家喜欢。
以下省略更多论坛互动。。。
可以点击文末阅读原文查看论坛更多内容
点击阅读原文查看更多
相关推荐
- 验证IronPython的ScriptEngine和ScriptScope的兼容性验证机制?
-
测试和验证IronPython兼容性机制的完整指南IronPython的ScriptEngine和ScriptScope兼容性验证机制需要通过多层次测试确保其正确性。以下是系统化的测试方法和实践...
- C#+Python 热更新技术在游戏开发中的核心应用场景
-
一、核心玩法逻辑动态更新1.战斗系统实时调优技能逻辑热更新:通过Python动态修改技能伤害公式、特效触发条件,例如:python#实时调整法师大招伤害系数defupdate_firest...
- 不到100行代码制作各种证件照
-
文|某某白米饭来源:Python技术「ID:pythonall」生活中经常需要使用各种版本的电子版证件照,如:红底、蓝底、白底、一寸、两寸等等。在Python中替换图片背景色可以用Ima...
- python从入门到脱坑 输入与输出——print()函数
-
大家好今天开始系统的讲解一些入门课程,遇到不会的也不用想太多,跟着写一遍,学习到新内容是你就会明白.以下是针对Python初学者的print()函数详解,从基础到实用技巧,配合清晰示例:一、最基础用法...
- 外婆都能学会的Python教程(七):Python中循环语句
-
前言Python是一个非常容易上手的编程语言,它的语法简单,而且功能强大,非常适合初学者学习,它的语法规则非常简单,只要按照规则写出代码,Python解释器就可以执行。下面是Python的入门教程循环...
- 解释一下Python脚本中版本号声明的作用
-
在Python脚本中声明版本号(如__version__变量)是一种常见的元数据管理实践,在IronPython的兼容性验证机制中具有重要作用。以下是版本号声明的核心作用及实现原理:一、版本号...
- 除了版本号声明,还有哪些元数据可以用于Python脚本的兼容性管理
-
在Python脚本的兼容性管理中,除了版本号声明外,还有多种元数据可以用于增强脚本与宿主环境的交互和验证。以下是一些关键的元数据类型及其应用场景:一、环境依赖声明1.Python版本要求pyth...
- 使用python实现人脸检测
-
一,准备dlib库下载:提取码1111dlib环境配置数据集下载python3.8opencv3.4.11二,代码老规矩,先导入包#导入包importnumpyasnpimport...
- Python
-
fromdjango.shortcutsimportrenderfromdjango.httpimportHttpResponseRedirectfromdjango.core.ur...
- 如何用Python画一个简单的笑脸
-
写在前面Python画画,必不可少的要用到小乌龟turtle库函数。对所用到的函数进行说明一下:fromturtleimport*#包含turtle库里面所有的函数,这样写可以不用标名hid...
- 习惯了各种框架的文件上传,php原生上传图片你还记得吗?
-
序言:如今各种框架层出不穷,如thinkphp、laravel、yii等,对于功能的封装也是各显其能,以至于很多开发者离开了框架之后就不会开发了,今天我以实际的例子介绍最基本的图片上传功能,希望对一些...
- php源码开发的商城系统有什么优点
-
1、php是一种流行的脚本语言,它编写的程序更容易被人理解。2、php的函数非常丰富,可以通过这些函数来进行开发,而不需要关注代码本身。3、php是一种面向对象的程序语言,它不像Java和...
- php宝塔搭建实战Dinner订餐系统php源码
-
大家好啊,欢迎来到web测评。本期给大家带来一套php开发的Dinner订餐系统php源码,上次是谁要的系统项目啊,帮你找到了,还说不会搭建,让我帮忙录制一期教程,趁着今天有空,简单的录制测试了一下,...
- php宝塔搭建实战美食小吃网站系统php源码
-
大家好啊,我是测评君,欢迎来到web测评。本期给大家带来一套pbootcms开发的美食小吃网站系统php源码,感兴趣的朋友可以自行下载学习。技术架构PHP7.0+nginx+sqlite+...
- php中assert和eval的详细介绍(代码示例)
-
本篇文章给大家带来的内容是关于php中assert和eval的详细介绍(代码示例),有一定的参考价值,有需要的朋友可以参考一下,希望对你有所帮助。assert判断一个表达式是否成立。返回trueo...
- 一周热门
- 最近发表
- 标签列表
-
- curseforge官网网址 (16)
- 外键约束 oracle (36)
- oracle的row number (32)
- 唯一索引 oracle (34)
- oracle in 表变量 (28)
- oracle导出dmp导出 (28)
- oracle 数据导出导入 (16)
- oracle两个表 (20)
- oracle 数据库 字符集 (20)
- oracle安装补丁 (19)
- matlab归一化 (16)
- matlab化简多项式 (20)
- 多线程的创建方式 (29)
- 多线程 python (30)
- java多线程并发处理 (32)
- 宏程序代码一览表 (35)
- c++需要学多久 (25)
- c语言编程小知识大全 (17)
- css class选择器用法 (25)
- css样式引入 (30)
- html5和css3新特性 (19)
- css教程文字移动 (33)
- php简单源码 (36)
- php个人中心源码 (25)
- 网站管理平台php源码 (19)